浅谈一下Nuvia Oyron

前端这块。BPU基本完全照抄，按理来说1k-entry L0 BTB配3-6k-entry的L1 BTB，就会有更好的表现，哎我们高通有自己的想法，直接2048-entry的L0 BTB，一旦溢出就得奔L1i去了。为什么是L1i，coupled design小子。直接把latency拉大，增大bubble。predictor更乐，直接全部照抄，size，feature也抄。抄也不看看生态，IJP在Apple那可能不咋重要，但是在安卓，windows这块，28%的Branch Miss都源于IJP，你高通拿着砍的只有2个table的ITTAGE，过了2 Target Number就出现performance的严重下滑。RAS还行吧，手机电脑16-32entry就够，Oyron给48entry。哦对，抄了这坨Apple的BTB design，fetch size上限就是16wide，成功锁死上线，f**k good job。
next，ROB，我们都知道ROB是register搭的，big capacity是会影响area，power的，然后给650entry。给大ROB有个前提是Branch Miss要低，不然一次清空有你好受的。当然大的ROB肯定对性能有帮助，不要看Firestorm 330entry，Donan-P 400entry，人家玩的是Coalesced ROB。1条能合并7条instructions。
想到啥再写啥吧，奉劝股东们，认清现实。我自己也写了文章，放在酷安，有兴趣可以看看（不要脸的推销文章是屑）

嗷，想到了，很重要的LSU，2ld/st+2ld+2std，这玩意并行度堪比X3，哎，你Nuvia可是挖了Apple开山的LSU RTL，就这表现证明什么，u-arch design靠的是团队，个人能力再强，团队不行照样白搭。

所以酷安链接呢

坏了，忘给酷安链接了https://www.coolapk.com/feed/56991470?shareKey=MGIyNDM3OGViYjUyNjY3N2YyN2Y~&shareUid=17115577&shareFrom=com.coolapk.app_5.3.5

睡不着完全睡不着一点

其实全英文更通顺

毕竟参与了苹果架构设计，照抄赶紧做完也无可厚非吧

哈？单级BTB？

这些问题，高通自己知道吗，8g4或下一代xe会改进吗
8g4还有几个月时间发布有没有改进空间还是已经盖棺定论

我再说一次，人家本来就是m1的主架构师，抄都来了，

小学文化13还认为所谓的“主架构师”参与了所有模块，并且离职了还能随便拿来用，当了区区2年主架构师就想拦下所有功劳，还真这么厉害怎么Oryon垃圾到用了N4P+136G带宽连4年前PPT下限都没达到